

拒絶理由通知書

特許出願の番号 平成 7年 特許願 第206223号
 起案日 平成15年 8月20日
 特許庁審査官 矢頭 尚之 8838 5K00
 特許出願人代理人 恩田 博宣 様
 適用条文 第29条第2項、第37条

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理 由

A. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

請求項1、2に関して

複数のビタビ演算ブロックを有し、入力信号に基づいて前記ビタビ演算ブロックを選択する技術は、引用文献1（第22図参照）にも開示されているように周知技術にすぎない。（なお、各演算ブロックで如何なる信号処理が行われているか（【0037】～に記載の事項）が明記されればこの限りでない。）

引 用 文 献 等 一 覧

1. 特開平3-8173号公報

B. この出願は、下記の点で特許法第37条に規定する要件を満たしていない。

記

請求項1～2にはデジタル演算回路（最尤復号回路）の発明が記載され、請求項3～5には半導体集積回路の発明が記載され、請求項6～7にはデジタル演算回路の試験方法の発明が記載されている。

各発明に共通する事項は「デジタル演算回路」のみであり、解決する課題が同



整理番号:9500935 発送番号:297624 発送日:平成15年 8月26日 2/E

一とも、主要部が同一とも認められず、各発明が特許法第37条の規定を満たしているとは認められない。

この出願は特許法第37条の規定に違反しているので、請求項1～2以外の請求項に係る発明については同法第37条以外の要件についての審査を行っていない。

MAGNETIC REPRODUCING DEVICE

Patent Number: JP3008173
Publication date: 1991-01-16
Inventor(s): INOUE HAJIME; others:
Applicant(s): SONY CORP
Requested Patent: JP3008173
Application: JP19890143491 19890606
Priority Number(s):
IPC Classification: G11B20/10
EC Classification:
Equivalents:

Abstract

PURPOSE: To obtain a regenerative data having reduced bit errors by changing outputs between a regenerative data of a viterbi decoding circuit and a regenerative data of a circuit for decoding a regenerative signal based on a signal level of the regenerative signal.

CONSTITUTION: A regenerative signal SRF is inputted via an amplifier circuit 18, an equalizer circuit 19 and a arithmetic processing circuit 20 to an A/D converter circuit 24, and is converted into an input data y_k with a period of rising and falling the signal level of the signal SRF. The data y_k is decoded into the regenerative data DPBV by viterbi decoding circuits 28 and 30 after being divided into an even number group and an odd number group. On the other hand, an output signal of the circuit 20 is detected in signal level by the decoding circuit 50, and is decoded into the regenerative data DPBB. The regenerative data DPBV and DPBB are detected as to coincidence/noncoincidence of a continuous 5-bit data by a changeover circuit 56, and when noncoincidence of a data of ≥ 2 bits is obtained, the regenerative data DPBB in place of the regenerative data DPBV is outputted to an error detection correcting circuit 71, so that the regenerative data DPB having reduced bit errors is obtained.

Data supplied from the esp@cenet database - I2

⑪ 公開特許公報 (A) 平3-8173

⑫ Int.Cl.⁵
G 11 B 20/10識別記号 庁内整理番号
341 B 7923-5D

⑬ 公開 平成3年(1991)1月16日

審査請求 未請求 請求項の数 6 (全21頁)

⑭ 発明の名称 磁気再生装置

⑮ 特 願 平1-143491

⑯ 出 願 平1(1989)6月6日

| | | |
|-----------------|-------------------|----------|
| ⑰ 発明者 井上 雄 | 東京都品川区北品川6丁目7番35号 | ソニー株式会社内 |
| ⑰ 発明者 関 貴仁 | 東京都品川区北品川6丁目7番35号 | ソニー株式会社内 |
| ⑰ 発明者 叶多 啓二 | 東京都品川区北品川6丁目7番35号 | ソニー株式会社内 |
| ⑰ 出願人 ソニー株式会社 | 東京都品川区北品川6丁目7番35号 | |
| ⑰ 代理人 弁理士 田辺 恵基 | | |

明細書

1. 発明の名称

磁気再生装置

2. 特許請求の範囲

(1) パーシャルレスポンス方式を利用して、磁気記録媒体に記録した所定の記録データを再生するようになされた磁気再生装置において、

再生信号の信号レベルを所定周期でデジタル信号に変換するアナログデジタル変換回路と、

上記アナログデジタル変換回路から出力される出力データに基づいて、上記再生信号を復号するビタビ復号回路と、

再生信号の信号レベルを基準にして、上記再生信号を復号する復号回路と、

上記ビタビ復号回路及び上記復号回路で復号された復号データを切り換えて出力する切換回路とを具えることを特徴とする磁気再生装置。

(2) 上記切換回路は、

上記ビタビ復号回路及び上記復号回路で復号された上記復号データの比較結果に基づいて、上記ビタビ復号回路及び上記復号回路で復号された上記復号データを切り換えて出力するようにしたことを特徴とする特許請求の範囲第1項に記載の磁気再生装置。

(3) 上記切換回路は、

上記ビタビ復号回路の確からしさのデータに基づいて、上記ビタビ復号回路及び上記復号回路で復号された上記復号データを切り換えて出力するようにしたことを特徴とする特許請求の範囲第1項に記載の磁気再生装置。

(4) 上記切換回路は、

上記磁気再生装置の動作モードに基づいて、上記ビタビ復号回路及び上記復号回路で復号された上記復号データを切り換えて出力するようにしたことを特徴とする特許請求の範囲第1項に記載の磁気再生装置。

(5) 上記切換回路は、

上記再生信号の信号レベルに基づいて、上記ビタビ復号回路及び上記復号回路で復号された上記復号データを切り換えて出力するようにした。

ことを特徴とする特許請求の範囲第1項に記載の磁気再生装置。

(6) 上記復号回路は、

上記アナログデジタル変換回路から出力される出力データの所定ビットの変化を検出し、該検出結果に基づいて上記再生信号を復号するようにした。

ことを特徴とする特許請求の範囲第1項、第2項、第3項、第4項又は第5項に記載の磁気再生装置。

3. 発明の詳細な説明

以下の順序で本発明を説明する。

A 産業上の利用分野

B 発明の概要

C 従来の技術

D 発明が解決しようとする問題点

B 発明の概要

本発明は、磁気再生装置において、2種類の復号回路から出力される復号データを切り換えて出力することにより、必要に応じてビット誤りの少ない復号データを出力することができる。

このとき、それぞれ再生データの比較結果、確からしさのデータ、動作モード、再生信号の信号レベルに基づいて復号データを切り換えることにより、ビット誤りを低減した再生データを得ることができる。

さらにビタビ復号回路に入力されるデータの所定ビットの変化を検出することにより、簡易に復号データを得ることができる。

C 従来の技術

従来、この種の磁気再生装置として一般のビデオテープレコーダにおいては、例えば周波数変調したアナログ信号でビデオ信号を記録再生するようになされている。

E 問題点を解決するための手段（第1図、第20図、第22図、第24図、第25図及び第28図）

F 作用（第1図、第20図、第22図、第24図、第25図及び第28図）

G 実施例

(G1) 第1の実施例（第1図～第21図）

(G2) 第2の実施例（第22図及び第23図）

(G3) 第3の実施例（第24図）

(G4) 第4の実施例（第25図～第27図）

(G5) 第5の実施例（第28図）

(G6) 他の実施例（第29図）

H 発明の効果

A 産業上の利用分野

本発明は磁気記録再生装置に関し、例えばデジタルビデオ信号を記録再生するようになされたビデオテープレコーダに適用して好適なものである。

D 発明が解決しようとする問題点

ところで、ビデオ信号をデジタル信号に変換して磁気テープに記録すれば、何度ダビングしても画質劣化を有効に回避し得ると考えられる。

ところが、磁気テープにデジタル信号を記録再生する場合、ビット誤りの発生を避ける得ない。

これに対して、ビデオ信号をデジタル信号に変換して記録するためには、記録密度を高くしなければならず、この場合何度ダビングしても画質劣化の少ない再生画像を得るためにには、このビット誤りを低減して記録されたデータを確実に復号する必要がある。

本発明は以上の点を考慮してなされたもので、ビット誤りを低減することができる磁気再生装置を提案しようとするものである。

E 問題点を解決するための手段

かかる問題点を解決するため本発明においては、パーシャルレスポンス方式を利用して、磁気記録媒体14に記録した所定のデータ D_{rec} を再生す

るようになされた磁気再生装置1において、再生信号 S_{ar} の信号レベルを所定周期でデジタル信号 y_x に変換するアナログデジタル変換回路2-4と、アナログデジタル変換回路2-4から出力される出力データ y_x に基づいて、再生信号 S_{ar} を復号するビタビ復号回路2-8、3-0と、再生信号 S_{ar} の信号レベルを基準にして、再生信号 S_{ar} を復号する復号回路5-0と、ビタビ復号回路2-8、3-0及び復号回路5-0で復号された復号データ D_{rev} 及び D_{rss} を切り換えて出力する切換回路5-6とを具えるようにする。

さらに第2の発明においては、切換回路5-6は、ビタビ復号回路2-8、3-0及び復号回路5-0で復号された復号データ D_{rev} 及び D_{rss} の比較結果 D_{comp} に基づいて、ビタビ復号回路2-8、3-0及び復号回路5-0で復号された復号データ D_{rev} 及び D_{rss} を切り換えて出力する。

さらに第3の発明においては、切換回路5-6は、ビタビ復号回路2-8、3-0の確からしさのデータ Δk に基づいて、ビタビ復号回路2-8、3-0及び

復号された復号データ D_{rev} 及び D_{rss} を切り換えて出力すれば、必要に応じてビット誤りの少ない復号データ D_{rev} 及び D_{rss} を出力し得、その分ビット誤りを低減することができる。

このときビタビ復号回路2-8、3-0及び復号回路5-0で復号された復号データ D_{rev} 及び D_{rss} の比較結果 D_{comp} に基づいて、ビタビ復号回路2-8、3-0及び復号回路5-0から出力される復号データ D_{rev} 及び D_{rss} を切り換えるようにすれば、簡易な構成でビット誤りを低減することができる。

同様に、ビタビ復号回路2-8、3-0の確からしさのデータ Δk 、再生信号 S_{ar} の信号レベル又は磁気再生装置1の動作モードに基づいて、ビタビ復号回路2-8、3-0及び復号回路5-0で復号された復号データ D_{rev} 及び D_{rss} を切り換えるようにしても、簡易な構成でビット誤りを低減することができる。

このとき、復号回路5-0において、アナログデジタル変換回路2-4から出力される出力データ y_x の所定ビット D_{ys} 、 D_{ys} の変化を検出し、該

復号回路5-0で復号された復号データ D_{rev} 及び D_{rss} を切り換えて出力する。

さらに第4の発明においては、切換回路5-6は、磁気再生装置1の動作モードに基づいて、ビタビ復号回路2-8、3-0及び復号回路5-0で復号された復号データ D_{rev} 及び D_{rss} を切り換えて出力する。

これに対して第5の発明においては、切換回路5-6は、再生信号 S_{ar} の信号レベルに基づいて、ビタビ復号回路2-8、3-0及び復号回路5-0で復号された復号データ D_{rev} 及び D_{rss} を切り換えて出力する。

さらに第6の発明においては、復号回路5-0は、アナログデジタル変換回路2-4から出力される出力データ y_x の所定ビット D_{ys} 、 D_{ys} の変化を検出し、該検出結果に基づいて再生信号 S_{ar} を復号する。

F 作用

ビタビ復号回路2-8、3-0及び復号回路5-0で

検出結果に基づいて再生信号 S_{ar} を復号すれば、簡易な構成で復号データ D_{rss} を得ることができる。

G 実施例

以下図面について、本発明の一実施例を詳述する。

(G1) 第1の実施例

第1図において、1は全体としてビデオテープレコーダを示し、副搬送波信号の4倍のクロツク信号 S_{cr} で動作するようになされたアナログデジタル変換回路2に、ビデオ信号 S_v を与える。

これにより当該アナログデジタル変換回路2から、8ビットのデジタルビデオ信号 D_v が得られるようになされ、データ圧縮回路4でデータが圧縮されて約25(MBPS)のデータ D_x に変換される。

これに対してエラーコレクション回路(ECC)6は、データ圧縮されたデジタルビデオ信号 D_x をデジタル信号処理されたオーディオ信号

D_{rec} と共に受け、シヤフリング、誤り訂正用の符号付加等を実行するようになされ、これにより第2図に示すように約30(MBPS)の記録データ D_{rec} (第2図(A)) を出力する。

(G1-1) プリコード回路

これに対して第3図に示すようにプリコード回路8は、イクスクルーシブオア回路8Aに記録データ D_{rec} を受け、当該イクスクルーシブオア回路8Aの出力を、記録データ D_{rec} の繰り返し周波数で動作するようになされた2段の遅延回路8B及び8Cを介してイクスクルーシブオア回路8Aの入力端に帰還するようになされている。

これによりプリコード回路8は、記録データ D_{rec} に対して順次、次式

$$\left[\frac{1}{1 - D^2} \right] \text{MOD } 2 \quad \dots \dots (1)$$

で表される演算処理を実行し、記録データ D_{rec}

式の1つでなるクラスIVのバーシャルレスポンス方式を利用して、デジタルビデオ信号を記録再生する。

すなわち磁気記録再生系においては、周波数の低い方及び高い方でCN比が劣化することから、その周波数特性は、第5図に示すように遅延オペレータ D を用いて表されるクラスIVのバーシャルレスポンス ($1 - D^2$) の周波数特性 $H(\omega)$ に近似して表現することができる。

ちなみにレスポンスが最小になる周波数 ω_0 は、遅延オペレータ D で表される遅延時間 T に対して、次式

$$\omega_0 = \frac{\pi}{T} \quad \dots \dots (2)$$

の関係がある。

従つて、遅延オペレータ D で表される遅延量を所定の値に選定することにより、CN比が最大になる近辺に信号のスペクトラムを集中することができる。

のデータ間の相関を利用して、記録データ D_{rec} を値1及び値-1の間で変化するプリコードデータ D_{pre} (第2図(B)) に変換する。

ここでMOD2は2の剰余を表す。

すなわち第4図に示すように、磁気テープに信号を記録再生する場合、磁気ヘッド等の電磁変換系が微分特性を有していることから周波数の低い方でCN比が劣化するのに対し、周波数が高くなると磁気テープの磁化特性から同様にCN比が劣化する。

従つて磁気記録再生系においては、デジタルビデオ信号を記録再生する場合、良好なCN比が得られる周波数帯域が狭い特性がある。

このためデジタルビデオ信号を記録する場合においては、CN比が最大になる近辺に信号のスペクトラムが集中するような記録方式を選定し、これにより再生信号のCN比の劣化を有效地に回避して、デジタルビデオ信号を効率良く記録再生する必要がある。

従つてこの実施例においては、高能率符号化方

これに対して再生系全体の伝達関数を、次式

$$(1 - D) \cdot (1 + D)$$

$$= 1 - D^2 \quad \dots \dots (3)$$

とおけば、プリコード回路8の演算処理に対して、記録再生系全体として伝達関数を1に設定し得、記録再生系の周波数特性を有效地に利用して、デジタルビデオ信号を効率良く記録再生することができる。

第6図に示すようにプリコード回路8は、プリコードデータ D_{pre} を所定プロック毎に分割して加算回路9に出力する。

加算回路9は、当該プリコードデータ D_{pre} の各プロックの前後に所定のデータ D_p を付加し、これにより増幅回路10を介して磁気ヘッド12A及び12Bに、ポストアンプ及びプリアンプのデータを付加したプリコードデータ D_{pre} を出力するようになされている。

さらにこの実施例において、磁気ヘッド12A及び12Bは、回転ドラム(図示せず)上に180

度の角間隔で配置されるようになされ、これによりポストアンプル及びブリアンブルが付加されたプリコードデータ D_{rx} を、1 ブロック単位で磁気テープ 1 4 の各記録トラックに記録するようになされている。

因にブリアンブルにおいては、プリコードデータ D_{rx} の繰り返し周波数 30 [MHz] の 1/2 でなる周波数 15 [MHz] の基準信号が記録され、当該基準信号の周波数が (2) 式を満足する周波数 ω になるように選定されている。

従つてこの実施例においては、ブリアンブルから得られる周波数 15 [MHz] の基準信号を基準にしてクロック信号を形成するようになされ、当該クロック信号に基づいて再生信号 S_{rx} を処理するようになされている。

(G1-2) 再生系

これに対して磁気ヘッド 1 6 A 及び 1 6 B は、再生信号 S_{rx} (第 2 図 (C)) を、増幅回路 1 8、イコライザ回路 1 9 を介して演算処理回路 2 0 に

与える。

第 7 図に示すように演算処理回路 2 0 は、加算回路 2 1 及び遅延回路 2 2 で構成され、これにより再生信号 S_{rx} に対して、 $(1 + D)$ の演算処理を実行する。

これに対して電磁変換系は微分特性を有していることから、再生信号 S_{rx} は遅延オペレータ D を用いて $(1 - D)$ で表され、第 5 図において破線で示すような周波数特性で表される。

従つて再生時においては、記録時のプリコードデータ D_{rx} に対して、全体として (3) 式の補正がなされ、磁気記録再生系の周波数特性を有効に利用して、デジタルビデオ信号を効率良く記録再生することができる。

かくして演算処理回路 2 0 を介して、振幅が記録データ D_{rec} の論理レベルに応じて変化する出力信号 S_r (第 2 図 (D)) を得ることができる。

これに対してアナログデジタル変換回路 2 4 は、再生信号 S_{rx} の信号レベルが立ち上がり及び立ち下がる周期で、出力信号 S_r の信号レベルを

デジタル値に変換し、その結果得られる入力データ y_r を選択回路 2 6 に出力する。

選択回路 2 6 は、入力データ y_r に同期して順次接点を切り換え、これにより入力データ y_r を偶数系列及び奇数系列のデータ D_{re} 及び D_{rc} に分割して、ビタビ復号回路 2 8 及び 3 0 に出力する。

(G1-3) ビタビ復号回路

第 8 図及び第 9 図に示すように、再生信号 S_{rx} に対して $(1 - D^2)$ の演算処理を施すことは、値 b_0, b_{+1}, \dots の連続するプリコードデータ D_{rx} を 2 クロック周期遅延させて減算処理することを意味することから、入力データ y_r を偶数系列及び奇数系列毎に分離すれば、それぞれ偶数系列及び奇数系列のプリコードデータ D_{rx} に対して、 $(1 - D)$ の演算処理を実行した入力データ y_r を得ることができる。

これに対して磁気記録再生系においては、磁気ヘッド 1 2 A、1 2 B、1 6 A、1 6 B 及び磁気テープ 1 4 でなる電磁変換系で雑音が混入するこ

とから、第 1 0 図に示すように、プリコードデータ D_{rx} に対する $(1 - D^2)$ の演算処理回路 3 1 と、当該演算処理回路 3 1 の出力信号 S_r に雑音 S_w を加算する加算回路 3 2 とで等価的に書き表わすことができる。

従つて、偶数系列及び奇数系列毎に入力データ y_r を分離する場合、第 1 1 図に示すようにプリコードデータ D_{rx} に対する $(1 - D)$ の演算処理回路 3 3 と、当該演算処理回路 3 3 の出力信号 S_r に雑音 S_w を加算する加算回路 3 4 とで書き直すことができる。

これにより偶数系列及び奇数系列毎に分割した入力データ y_r を復号する場合、プリコードデータ D_{rx} の値 b_0, b_{+1}, \dots に対して入力データ y_{+1}, y_{+2}, \dots が $(1 - D)$ の相関があることを利用し得、当該相関を利用して雑音が混入する以前のプリコードデータ D_{rx} の値 b_0, b_{+1}, \dots を検出することにより、ピット誤りを低減して再生データ D_{rx} を復号し得る。

この実施例においてはかかる前提に基づいて、

ビタビ復号の手法を適用して再生データ D_{rs} を得るようになされ、第12図に示すように、ファーガソンのアルゴリズム (FURGUSON'S ALGORITHM) を適用したビタビ復号回路28 (30) を用いて入力データ y_k 、 y_{k+1} 、……を復号する。

すなわち、ブリコードデータ D_{rs} に $(1 - D)$ の演算処理を実行すれば、値1、-1又は値-1、1の連続するデータに対して、それぞれ値2又は値-2の演算結果を得ることができる。

従つて第13図に示すように、雑音が混入した出力信号 S_p (第13図(A))においては、ピーク値が値2を中心にして変動すると共に、記号 P_1 で示すようにパルス状の雑音が混入するようになる。

これによりビタビ復号回路28 (30)においては、順次例えば値 1.8、1.2、-1.7、0、0.8、……の入力データ y_k 、 y_{k+1} 、…… (第13図(B)) が入力され、当該入力データ y_k 、 y_{k+1} 、……が順次加算回路38及び39を介して比較回路40及びラツチ回路41に出力される。

ラツチ回路41は、比較回路43から出力される復号結果のデータ D_1 (すなわち入力データ y_k に対応する) の確からしさのデータ Δk を格納するようになされたメモリ手段44とスイッチ手段45とを有し、比較回路40から値1及び-1のデータ D_2 が出力されるとスイッチ手段45をオン状態に切り換えるようになされている。

これによりラツチ回路41においては、加算回路39から出力されるデータを取り込んで、確からしさのデータ Δk を更新するようになされている。

因にこの場合確からしさのデータ Δk の初期値としては、値0のデータが格納されている。

これに対して加算回路38は、ラツチ回路41に格納された確からしさのデータ Δk (1クロック周期前の入力データ y_k に対応する) と、入力データ y_{k+1} の演算データ D_2 を比較回路40に出力するようになされている。

比較回路40は、演算データ D_2 を値±1のスレッショードレベルで、値1、0、-1のデータ

で表される確からしさのデータ $\Delta (k+1)$ に更新する。

すなわち、確からしさのデータ Δk 及び入力データ y_{k+1} に対して、次式

$$\Delta k - y_{k+1} > 1 \quad \dots \dots (4)$$

の関係が成立する場合、予測入力値 D_2 を値1に設定し、メモリ手段44に格納された確からしさのデータ Δk を、次式

$$\Delta (k+1) = y_{k+1} + 1 \quad \dots \dots (5)$$

で表される確からしさのデータ $\Delta (k+1)$ に更新する。

これに対し、次式

$$\Delta k - y_{k+1} < 1 \quad \dots \dots (6)$$

の関係が成立するとき、予測入力値 D_2 を値-1に設定し、メモリ手段44に格納された確からしさのデータ Δk を、次式

$$\Delta (k+1) = y_{k+1} - 1 \quad \dots \dots (7)$$

で表される確からしさのデータ $\Delta (k+1)$ に更新する。

さらに、次式

$$|\Delta k - y_{k+1}| < 1 \quad \dots \dots (8)$$

の関係が成立するとき、予測入力値 D_2 を値0に設定し、確からしさのデータ Δk を、次式

$$\Delta (k+1) = \Delta k \quad \dots \dots (9)$$

で表される確からしさのデータ $\Delta (k+1)$ に更新する。

このことは第14図に示すように、確からしさのデータ Δk に対して、入力データ y_{k+1} の値が値1以上変動すると (第14図(A))、その変動方向と逆向きに予測入力値 D_2 を値-1又は値1に設定し、入力データ y_{k+1} の値から値1だけ小さな値に新たな確からしさのデータ $\Delta (k+1)$ を更新することを意味する (第14図(B))。

従つて入力データ y_{k+1} の値が斜線で示す領域以上に大きく変化する場合は、値1又は値-1の

予測入力値 D_s が得られ、当該入力データ y_{k+1} の値に応じた確からしさのデータ Δk ($k+1$) に更新されるるのに対し、斜線で示す領域以上に大きく変化しない場合は、値 0 の予測入力値 D_s が出力され、確からしさのデータ Δk ($k+1$) がそのまま保持される。

これにより第 15 図に示すように、値 1 の予測入力値 D_s が得られた場合は、入力データ y_{k+1} の値が立ち下がつた場合で、少なくとも 1 クロツク周期前の入力データ y_k の値は、正側に大きく立ち上がつてゐたであろうと判断することができる。

従つて入力データ y_{k+1} のタイミングで大きな雜音が混入した場合でも、プリコードデータの値は、値 -1 から値 1 に立ち上がる遷移及び値 -1 保持される遷移以外の変化を呈したことがわかる。

逆に第 16 図に示すように示すように、値 -1 の予測入力値 D_s が得られた場合は、入力データ y_{k+1} の値が立ち上がつた場合で、少なくとも 1 クロツク周期前の入力データ y_k の値は、負側に

大きく立ち下がつてゐたであろうと判断することができる。

従つて入力データ y_{k+1} のタイミングで大きな雜音が混入した場合でも、プリコードデータの値は、値 1 から値 -1 に立ち下がる遷移及び値 1 に保持される遷移以外の変化を呈したことがわかる。

これに対して第 17 図に示すように示すように、値 0 の予測入力値 D_s が得られた場合は、入力データ y_{k+1} の変化が小さかつたことを意味し、大きな雜音が混入した場合でも、プリコードデータの値は、値 -1 から値 1 に立ち上がる遷移及び値 1 から値 -1 に立ち下がる遷移以外の変化を呈したことがわかる。

従つて第 18 図に示すように、連続して値 1、値 0 の予測入力値 D_s が得られた場合は、プリコードデータ D_{pk} の値が、値 1 から値 -1 に立ち下がつた後値 1 が連続する遷移、又は値 1 が連続する遷移のいずれかであることが解る。

これに対して、統いて値 -1 の予測入力値 D_s が得られた場合は、ここで値 -1 から値 1 に立ち

上がる遷移及び値 -1 に保持される遷移以外の変化を呈したことがわかることから、2 クロツク周期前の連続するプリコードデータ D_{pk} の値が、値 1 から値 -1 に立ち下がつた後値 1 が連続する遷移であることが確定する。

同様に値 -1 の予測入力値 D_s に統いて値 1 の予測入力値 D_s が得られると、ここで値 -1 の予測入力値 D_s が得られた際に、プリコードデータ D_{pk} の値が、値 -1 から値 1 に立ち上がつたことがわかる。

かくして連続する予測入力値 D_s に基づいて、プリコードデータ D_{pk} の遷移を判断し得、これにより記録データ D_{rec} を復号することができる。

さらにこのとき確からしさのデータ Δk は、(4) ~ (9) 式で表されるように、入力データ y_k が値 1 以上変化したとき、入力データ y_k の値に応じて更新されることから、その値の絶対値が大きければ大きい程、予測入力値 D_s で判断されるプリコードデータ D_{pk} の遷移がより確かであると判断し得る。

この検出原理に基づいてビタビ復号回路 28 (30) は、順次確からしさのデータ Δk を更新し、更新された確からしさのデータ Δk 及び予測入力値 D_s に基づいて、入力データ y_k の遷移を検出する。

すなわち、値 0 の確からしさのデータ Δk に対して値 1.8 の入力データ y_{k+1} が入力されると、値 -1.8 の減算データが得られることにより、値 -1 の予測入力値 D_s が出力され(第 13 図 (B))、確からしさのデータ Δk が値 0.8 に更新される(第 13 図 (D))。

統いて値 1.2 の入力データ y_{k+1} が入力されると、値 -0.4 の減算データが得られ、値 0 の予測入力値 D_s が出力され、この場合スイッチ手段 45 がオフ状態に保持されることから、値 0.8 の確からしさのデータ Δk がラッチ回路 41 に保持される。

これに対して、統いて値 -1.7 の入力データ y_{k+1} が入力されると、値 2.5 の減算データが得られ、値 1 の予測入力値 D_s が出力されると共に、

確からしさのデータ Δk が値 0.7 に更新される。

これにより、値 1.8 の入力データ y_{**} から値 1.2 の入力データ y_{**} までの間、ブリコードデータ D_{rx} が値 1、値 1 の連続であることを検出することができる。

かくして、予測入力値 D_1 に基づいて、順次ブリコードデータ D_{rx} の値を検出することができる。

比較回路 4 3 は、確からしさのデータ Δk が値 0 以上のとき、値 1 の復号結果のデータ D_1 を出力するのに対し、確からしさのデータ Δk が負の値を取るとき、値 -1 の復号結果のデータ D_1 を出力することにより、確からしさのデータ Δk を基準にして入力データ y_* の立ち上がり及び立ち下がりを検出する。

データメモリ回路 4 5 は、20 段のシフトレジスタ回路を直列接続するようになされ、これにより復号結果のデータ D_1 を一旦格納するようになされている。

さらにデータメモリ回路 4 5 は、論理レベル「1」及び「-1」の復号結果のデータ D_1 を、そ

れぞれ論理レベル「1」及び「0」のデータに変換した後、制御回路 4 6 から出力される制御信号 S_c に基づいてその論理レベルを反転させる。

制御回路 4 6 は、乗算回路 4 8 から出力される復号結果のデータ D_1 及び予測入力値 D_1 との乗算結果に基づいて、ブリコードデータ D_{rx} の遷移（第 13 図 (D)）を検出し、当該検出結果に応じて制御信号 S_c を出力する。

これにより、必要に応じて復号結果のデータ D_1 を反転させて、ブリコードデータを復号する。

さらにデータメモリ回路 4 5 は、出力段にイクスクリーピオア回路を接続するようになされ、これにより復号したブリコードデータに $(1 - D)$ の演算処理を施し、再生データに復号する。

かくして、当該ビタビ復号回路 2 8 (3 0)においては、前後のデータ間に $(1 - D)$ の関係があることをを利用して入力データを復号することにより、ノイズが混入して CN 比の低い場合でも、格段的にビット誤りの少ないデータを復号し得るようになされている。

選択回路 4 9 は、ビタビ復号回路 2 8 及び 3 0 で復号された復号データである再生データ D_{rx} 及び D_{rx} を受け、順次接点を切り換えることにより、偶数系列及び奇数系列に分割したデータを元の配列に戻して出力するようになされている。

(G1-4) 復号回路 5 0

ところでこのようにクラス IV のバーシャルレスポンス方式においては、ビタビ復号回路の代わりに、再生信号の信号レベルを基準にして、再生信号 S_{rx} を復号することができる。

すなわち、演算処理回路 2 0 から出力される出力信号 S_r (第 2 図 (D)) の信号レベルに対して所定の基準レベル V_{xerr} 及び V_{xers} を設定し、当該基準レベル V_{xerr} 及び V_{xers} と出力信号 S_r の比較結果を得ることにより、出力信号 S_r を復号することができる。

ところが、ビタビ復号回路 2 8 (3 0)においては、データ間の $(1 - D)$ の相関を利用していであることから、信号レベルを基準にして復号する場

合に比してビット誤りの少ないデータを得ることができる。

従つてビタビ復号回路をデジタルビデオテープレコーダに適用すれば、デジタルビデオ信号を確実に再生することができる。

ところが、データ間の相関を利用してデータを復号することから、一旦ビット誤りが発生すると、ビット誤りが何ビットも連続するおそれがある（以下エラー伝播と呼ぶ）。

このためこの実施例においては、ビタビ復号回路 2 8 (3 0) と、信号レベルを基準にする復号回路 5 0 を組み合わせることにより、ビット誤りを低減し得るようになされている。

すなわち第 I 9 図に示すように、復号回路 5 0 は、出力信号 S_r をピーク検出回路 5 1 に与え、出力信号 S_r の立ち上がりの信号レベルを検出するようになされている。

さらにピーク検出回路 5 1 は、当該検出結果を分圧して所定の比較基準レベル V_{xerr} 及び V_{xers} を生成し、それぞれ比較回路 5 2 及び 5 3 の非反

転入力端及び反転入力端に出力するようになされている。

これに対して比較回路 5 2 及び 5 3 は、残りの反転入力端及び非反転入力端に出力信号 S_{fr} を受け、比較結果をイクスクルーシブオア回路 5 4 に output するようになされている。

これによりイクスクルーシブオア回路 5 4 を介して、出力信号 S_{fr} の振幅が基準レベル V_{zzz} 及び V_{xxx} より変化すると、値 1 の再生データ D_{resv} を得ることができ、再生信号 S_{fr} の信号レベルを基準にして再生信号 S_{fr} を復号することができる。

(G1-5) 切換回路 5 6

第 20 図に示すように、切換回路 5 6 においては、ビタビ復号回路 2 8 及び 3 0 から出力される再生データ D_{resv} をシフトレジスタ回路 5 8 に与える。

第 21 図に示すように、シフトレジスタ回路 5 8 は、再生データ D_{resv} に同期したクロック信号

8 及び 6 2 に入力するようになされている。

かくしてシフトレジスタ回路 6 2 においては、シフトレジスタ回路 5 8 と同様に、再生データ D_{resv} に対して 5 クロック周期遅延した遅延再生データ $D_{\text{resv},5}$ (第 21 図 (E)) を得ることができ、ラツチ回路 6 0 B を介して当該遅延再生データ $D_{\text{resv},5}$ をスイッチ回路 6 1 に出力するようになされている。

さらにシフトレジスタ回路 6 2 においては、再生データ D_{resv} に対して順次 1 クロック周期づつ遅延した再生データ D_{resv} を得ることができ、当該再生データ D_{resv} 及び 1 クロック周期づつ遅延した再生データ D_{resv} を、イクスクルーシブオア回路 5 9 A ~ 5 9 E の残りの入力端に与えるようになされている。

これによりイクスクルーシブオア回路 5 9 A ~ 5 9 E を介して、再生データ D_{resv} 及び再生データ D_{resv} の各ビットのデータが一致しないとき、論理レベルが立ち上がる検出結果 D_{compo} 、 D_{compi} 、 D_{compe} 、 D_{comre} 及び D_{comre} (第

S_{fr} (第 21 図 (A)) で動作する 5 段のラツチ回路を直列接続するようになされ、これによりそれぞれ 5 つのイクスクルーシブオア回路 5 9 A ~ 5 9 E に、再生データ D_{resv} (第 21 図 (B)) 及び当該再生データ D_{resv} に対して順次 1 クロック周期づつ遅延した再生データ D_{resv} を出力するようになされている。

さらにシフトレジスタ回路 5 8 は、再生データ D_{resv} に対して 5 クロック周期遅延した遅延再生データ $D_{\text{resv},5}$ (第 21 図 (D)) を続くラツチ回路 6 0 A を介してスイッチ回路 6 1 に出力するようになされている。

これに対してシフトレジスタ回路 6 2 は、シフトレジスタ回路 5 8 と同様に構成され、遅延回路 6 3 を介して、復号回路 5 0 の再生データ D_{resv} (第 21 図 (C)) を受けるようになされている。

ちなみに、遅延回路 6 3 の遅延時間は、再生データ D_{resv} の遅延時間と等しくなるように選定され、これにより対応する再生データ D_{resv} 及び D_{resv} が同じタイミングでシフトレジスタ回路 5

21 図 (F 1) ~ (F 5) を得ることができる。

かくして、順次 1 クロック周期遅延した再生データ D_{resv} 及び D_{resv} を 5 つのイクスクルーシブオア回路 5 9 A ~ 5 9 E に入力することにより、連続する 5 つのデータについて、比較結果 D_{comr} を得ることができる。

加算回路 6 4 は、当該比較結果 D_{comr} を受け、論理レベル「1」の比較結果 D_{comro} ~ D_{comre} を加算するようになされている。

これに対して比較回路 6 5 は、加算結果を所定の基準データ D_{resv} と比較するようになされ、これにより値 2 より大きな加算結果が得られると、出力信号 D_{win} (第 21 図 (G)) の論理レベルを立ち上げるようになされている。

これに対してアンド回路 6 6 A ~ 6 6 E は、比較回路 6 5 の出力信号 D_{win} を受けると共に、それぞれイクスクルーシブオア回路 5 9 A ~ 5 9 E の比較結果 D_{comro} 、 D_{compi} 、 D_{comre} 、 D_{comrs} 及び D_{comre} を受けるようになされ、これにより比較回路 6 5 の出力信号 D_{win} が立ち上

がると、イクスクルーシブオア回路 5 9 A～5 9 E の比較結果 D_{conpa} 、 D_{conpb} 、 D_{conpc} 、 D_{conpd} 及び D_{conpe} を、それぞれオア回路 6 7 A～6 7 E に出力するようになされている。

従つてアンド回路 6 6 A～6 6 E を介して、出力信号 D_{w1H0} が立ち上がると、連続する 5 ビットの比較結果 D_{conpa} 、 D_{conpb} 、 D_{conpc} 、 D_{conpd} 及び D_{conpe} を出力してなる切換データ D_{sw0} 、 D_{sw1} 、 D_{sw2} 、 D_{sw3} 及び D_{sw4} (第 21 図 (H 1)～(H 5)) を得ることができる。

オア回路 6 7 A～6 7 E は、それぞれラツチ回路 6 7 A～6 7 E を介して直列接続され、これにより当該オア回路 6 7 A～6 7 E に出力された比較結果 D_{conpa} 、 D_{conpb} 、 D_{conpc} 、 D_{conpd} 及び D_{conpe} を一時格納し、続くオア回路 6 7 B～6 7 E に出力するようになされている。

これにより最終段のラツチ回路 6 8 E を介して、再生データ D_{rev} 及び再生データ D_{res} が順次スイッチ回路 6 1 に出力されるタイミングで、対応する比較結果 D_{conpa} 、 D_{conpb} 、 D_{conpc} 、 D_{conpd} 及び D_{conpe} を得ることができる。

データの数をカウントする場合、カウント値が大きいときは、ビタビ復号回路でビット誤りが発生した確立が高いのに対し、カウント値が小さいときは、復号回路 5 0 でビット誤りが発生した確立が高くなる。

従つて、カウント値が大きいときだけビタビ復号回路 2 8、3 0 の再生データ D_{rev} に代えて復号回路 5 0 の再生データ D_{res} を出力すれば、その分ビット誤りを低減することができる。

かくしてこの実施例においては、この連続するデータの数を 5 ビットに選定すると共に、カウント値が値 2 を越ると、再生データ D_{rev} を D_{res} に切り換えて出力するようになされている。

従つて再生データ D_{rev} 及び D_{res} の比較結果に基づいて、ビタビ復号回路 2 8、3 0 及び復号回路 5 0 の再生データ D_{rev} 及び D_{res} を切り換えて出力するようになされ、これによりビット誤りを低減することができる。

(G1-6) 再生データの処理

D_{conpa} 及び D_{conpe} を得ることができ、この実施例においては当該比較結果 D_{conpa} 、 D_{conpb} 、 D_{conpc} 、 D_{conpd} 及び D_{conpe} の論理レベルが立ち上ると、スイッチ回路 6 1 の接点を再生データ D_{rev} から再生データ D_{res} 切り換えるようになされている。

かくして、連続する 5 ビットのデータのうち 2 ビット以上一致しない場合だけ、比較回路 6 5 の出力信号 D_{w1H0} が立ち上がるようになされていることから、その不一致のデータをビタビ復号回路 2 8、3 0 の再生データ D_{rev} から復号回路 5 0 の再生データ D_{res} に切り換えてなる再生データ D_{rs} (第 21 図 (I)) を得ることができ、当該再生データ D_{rs} がラツチ回路 6 7 を介して出力されるようになされている。

実際に、ビタビ復号回路 2 8、3 0 でビット誤りが発生すると、何ビットもビット誤りが連続する特徴があるのでに対し、復号回路 5 0 においては、ビット誤りが単発的に発生する傾向がある。

このため、連続するデータについて一致しない

これに対して誤り検出訂正回路 7 1 は、切換回路 5 6 から出力される再生データ D_{rs} (第 2 図 (E)) を受け、ビット誤りを検出すると共に、当該ビット誤りを訂正した後オーディオ信号 S_{ara} 及びビデオ信号のデータに分離する。

データ伸長回路 7 2 は、誤り検出訂正回路 7 1 で分離されたビデオ信号のデータを受け、データ圧縮回路 4 とは逆にデータを伸長する。

かくしてデジタルアナログ変換回路 7 3 を介してビデオ信号 S_{vrs} を得ることができる。

(G1-7) 実施例の動作

以上の構成において、ビデオ信号 S_v はアナログデジタル変換回路 2 でデジタルビデオ信号 D_v に変換された後、データ圧縮回路 4 で約 25 (M B P S) のデータ D_x に圧縮される。

圧縮されたデータ D_x は、エラーコレクション回路 6 でオーディオ信号 D_A と共にシャフリング、誤り訂正用の符号付加等の処理が施され、30 (M B P S) の記録データ D_{rec} に変換される。

記録データ D_{rec} は、プリコード回路 8 で (2) 式の演算処理が施されてプリコードデータ D_{rc} に変換された後、ブロック毎に分割されて磁気テープ 14 に記録され、同時に周波数 15 [MHz] の基準信号を記録したプリアンプルが形成される。

これに対して磁気ヘッド 16 A 及び 16 B から出力される再生信号 S_{sr} は、増幅回路 18、イコライザ回路 19 及び演算処理回路 20 を介して、アナログデジタル変換回路 24 に入力され、これにより再生信号 S_{sr} の信号レベルが立ち上がり及び立ち下がる周期で、入力データ y_s に変換される。

入力データ y_s は、偶数系列及び奇数系列に分割された後、ビタビ復号回路 28 及び 30 に与えられ、これにより入力データ y_s が再生データ D_{rev} (D_{res}) に復号される。

再生データ D_{rev} 及び D_{res} は、選択回路 49において、元の配列に戻され、これによりビタビ復号回路 28 及び 30 で復号された再生データ D_{rev} が得られる。

比較結果に基づいて、連続するデータについて一致しないデータの数が所定値以上のときだけ、再生データ D_{rev} に代えて再生データ D_{res} を切り換えて出力したことにより、ビット誤りを低減することができ、かくして高密度記録されたデジタルビデオ信号を再生して画質の劣化を有効に回避することができる。

(G2) 第 2 の実施例

第 1 図との対応部分に同一符号を附して示す第 22 図は、第 2 の実施例を示し、イクスクルーシブオア回路 75 で復号回路を構成したものである。

すなわちイクスクルーシブオア回路 75 は、アナログデジタル変換回路 24 から出力される 7 ビットの出力データ y_s のうち、上位 2 ビットのデータ D_{rs} 及び D_{ys} を受けるようになされている。

ちなみにアナログデジタル変換回路 24 は、出力信号 S_r を 2 の補数表現の出力データ y_s に変換するようになされている。

従つて第 23 図に示すように、上位 2 ビットの

これに対して、演算処理回路 20 の出力信号 S_r は、復調回路 50 で信号レベルが検出され、当該検出結果に基づいて再生データ D_{res} が復号される。

再生データ D_{rev} 及び D_{res} は、切換回路 56 で、連続する 5 ビットにデータについて、一致不一致が検出され、2 ビット以上不一致のデータが得られたとき、再生データ D_{rev} に代えて再生データ D_{res} が誤り検出訂正回路 71 に出力され、これによりビット誤りを低減した再生データ D_r を得ることができる。

かくして再生データ D_r は、誤り検出訂正回路 71、データ伸長回路 72 及びデジタルアナログ変換回路 73 を順次介して、記録時とは逆にビデオ信号 S_{vr} に変換される。

(G1-8) 実施例の効果

以上の構成によれば、ビタビ復号回路 28、30 の再生データ D_{rev} と、再生信号 S_{sr} の信号レベルに基づいて復号された再生データ D_{res} との

データ D_{rs} 及び D_{ys} のいずれか一方が論理「1」に立ち上がると、論理レベルが論理「1」に立ち上がる再生データ D_{res} を得ることができ、この場合出力信号 S_r の信号レベルが大きく立ち上がり又は立ち下がつたとき、論理レベルを論理「1」に立ち上げることができる。

かくして復号回路を、1 つのイクスクルーシブオア回路 75 で構成することができ、その分全体の構成を簡易化することができる。

第 22 図の構成によれば、アナログデジタル変換回路 24 から出力される出力データ y_s の上位 2 ビットの変化を検出し、当該検出結果に基づいて再生信号 S_r を復号することにより、簡易な構成で復号回路を構成することができ、その分全体として簡易な構成のビデオテープレコーダを得ることができる。

(G3) 第 3 の実施例

第 1 図との対応部分に同一符号を附して示す第 24 図は、第 2 の実施例を示し、ビタビ復号回路

28及び30の確からしさのデータ Δk を基準にして、再生データ D_{rev} 及び D_{res} を切り換える。

すなわち上述のように、ビタビ復号回路28及び30においては、前後のデータ間の(1-D)相関を利用して確からしさのデータ Δk 及び予測入力値 D_s を作成すると共に、当該確からしさのデータ Δk 及び予測入力値 D_s を基準にして入力データ y_v を復号するようになされている。

従つて、データ D_s の確からしさを表す確からしさのデータ Δk が所定値以下のときだけ、再生データ D_{rev} に代えて再生データ D_{res} を出力すれば、確かな再生データ D_{rev} が得られないときだけ再生データ D_{rev} に代えて再生データ D_{res} を出力することができ、その分ビット誤りを低減することができる。

このためこの実施例においては、ビタビ復号回路28及び30から、入力データ y_v に同期して順次交互に確からしさのデータ Δk を比較回路78に与える。

比較回路78は、所定の基準データ D_{ref} と確

からしさのデータ Δk の値を比較するようになされ、これにより確からしさのデータ Δk が所定値以下のとき、スイッチ回路61を切り換えるようになされている。

これにより再生データ D_{rev} が確かでないとき、再生データ D_{rev} に代えて再生データ D_{res} を出力するようになされている。

第24図の構成によれば、確からしさのデータ Δk を基準にして、ビタビ復号回路28及び30の再生データ D_{rev} と復号回路50の再生データ D_{res} を切り換えて出力することにより、再生データ D_{rev} が確かでないとき、再生データ D_{rev} に代えて再生データ D_{res} を出力することができ、その分ビット誤りを低減することができる。

(G4) 第4の実施例

第25図に示すように、この実施例においては、当該ビデオテープレコーダの動作モードに応じて再生データ D_{rev} 及び D_{res} を切り換えて出力する。

すなわち第26図に示すように、ビデオテープレコーダにおいては、動作モードがノーマル再生モードから可变速再生モードに切り換わると、再生信号 S_{sr} (第26図(A)及び(B))のエンベロープがそろばん玉状に変化し、再生信号 S_{sr} の信号レベルが部分的に低下する。

従つて、信号レベルが低下した部分においては、ビタビ復号回路28、30及び復号回路50において、ビット誤りが増加するようになる。

ところでこの場合、復号回路50においては、再生信号 S_{sr} の信号レベルに追従してビット誤りが増加する。

ところがビタビ復号回路28、30においては、前後のデータ間の相関を利用することから、ビット誤りが一旦発生するとエラー伝送を避け得ず、この場合信号レベルが所定レベル以下に低下すると急激にビット誤りが増加する。

従つてこの実施例においては、動作モードがノーマル再生モードから可变速再生モードに切り換わると、ビタビ復号回路28、30の再生データ

D_{rev} に代えて復号回路50の再生データ D_{res} を出力するようになされ、これにより可变速再生モードにおけるビット誤りを低減するようになされている。

すなわち第27図に示すようにマイクロコンピュータ回路構成の制御回路80は、当該ビデオテープレコーダの制御回路から可变速再生モードの切換信号 S_{mod} (第27図(A))が入力されるごと、スイッチ回路61に出力される制御信号 S_c (第27図(B))を立ち上げ、当該スイッチ回路61の出力を再生データ D_{rev} から再生データ D_{res} (第27図(C))に切り換える。

これによりビデオテープレコーダが可变速再生モードに切り換つた場合でも、再生データ D_{res} のビット誤りを低減することができる。

第25図の構成によれば、当該ビデオテープレコーダの動作モードが可变速再生モードになると、ビタビ復号回路28、30の再生データ D_{rev} に代えて復号回路50の再生データ D_{res} を出力することにより、当該可变速再生モードにおける再

生データ D_{res} のビット誤りを低減することができる。

(G5) 第5の実施例

第28図に示すように、この実施例においては、再生信号 S_{av} のエンベロープを検出し、その検出結果に基づいて再生データ D_{resv} 及び D_{res} を切り換えて出力する。

すなわち第27図について上述したように、再生信号 S_{av} の信号レベルが所定レベル以下に低下した場合においては、再生データ D_{resv} の方が再生データ D_{res} よりもビット誤りが増加する。

従つて再生信号 S_{av} の信号レベル基準にして再生データ D_{resv} 及び D_{res} を切り換えて出力すれば、ビット誤りを低減することができる。

さらにこのようにすれば、可变速再生モードで信号レベルが低下した場合だけでなく、例えばドロップアウト等の影響で再生信号 S_{av} の信号レベルが低下した場合でも、再生データ D_{res} のビット誤りを低減することができる。

D_{resv} から再生データ D_{res} に切り換えて出力する場合について述べたが、本発明は不一致が2ビット以上の場合に限らず、種々の値に選定することができる。

すなわちこのビット数は、要は電磁変換系の電磁変換特性、データの伝送レート等に応じて、再生データ D_{res} のビット誤りが最小になるように選定すればよく、例えば磁気テープの種類等に応じて、このビット数を切り換えるようにしてもよい。

さらにビット誤りが最小になる条件が記録再生状態等に応じても変動し得ることから、ビタビ復号回路から出力される確からしさのデータ Δk 、再生信号 S_{av} の信号レベル、当該ビデオテープレコーダの動作モード等に応じて、このビット数を切り換えるようにしてもよい。

(2) 同様に上述の第1の実施例においては、連続する5ビットのデータについて、再生データ D_{resv} 及び D_{res} の不一致の数を検出する場合について述べたが、本発明は5ビットのデータに限らず、種々の値に選定することができる。

すなわちエンベロープ検波回路82は、再生信号 S_{av} をエンベロープ検波し、その検波出力信号を比較回路83に与える。

比較回路83は、所定の基準レベルと検波出力信号の比較結果でスイッチ回路51の接点を切り換えるようになされ、再生信号 S_{av} の信号レベルが低下するとビタビ復号回路28、30の再生データ D_{resv} に代えて復号回路50の再生データ D_{res} を出力するようになされている。

第28図の構成によれば、再生信号 S_{av} の信号レベルの低下を検出し、その検出結果で再生データ D_{resv} 及び D_{res} を切り換えて出力することにより、可变速再生モードの場合やドロップアウトが生じた場合において、再生データ D_{res} のビット誤りを低減することができる。

(G6) 他の実施例

(1) 上述の第1の実施例においては、連続する5ビットのデータについて、再生データ D_{resv} 及び D_{res} が2ビット以上不一致のとき、再生データ

この場合も当該ビット数は、再生データ D_{res} のビット誤りが最小になるように種々の値に選定しえ、例えば磁気テープの種類等に応じて、さらには確からしさのデータ Δk 、再生信号 S_{av} の信号レベル、当該ビデオテープレコーダの動作モード等に応じて、このビット数を切り換えるようにしてもよい。

(3) さらに上述の第1の実施例においては、連続する再生データ D_{resv} 及び D_{res} について、不一致のデータ数をカウントする場合について述べたが、本発明はこれとは逆に、一致するデータ数をカウントするようにしてもよく、この場合一致するデータ数が所定値以下のとき、再生データ D_{resv} から再生データ D_{res} に切り換えて出力すればよい。

(4) さらに上述の第1の実施例においては、再生データが一致しているときは再生データ D_{resv} を出力する場合について述べたが、本発明はこれとは逆に、再生データ D_{resv} 及び D_{res} が一致しているとき、再生データ D_{resv} を出力するようにし

てもよい。

この場合、不一致のデータが得られ、その不一致のデータ数が所定値以下のとき、その不一致のデータを再生データ D_{rev} に切り換えるようにすれば、ビット誤りを低減することができる。

(5) さらに上述の第2の実施例においては、出力データ y_k の上位2ビットの変化を検出し、その検出結果で再生信号 S_{rx} を復号する場合について述べたが、本発明はこれに限らず、要はアナログデジタル変換回路24の出力データについて、所定ビットの変化を検出すれば良く、必要に応じて例えば上位3ビットの変化を検出してもよい。

さらにこの場合、再生信号 S_{rx} のエンベロープを検出し、その検出結果に応じて検出するビット数、そのパターンを切り換えるようにしても良く、このようにすれば再生信号 S_{rx} の信号レベルの変化に追従して、復号のための基準レベル（すなわち第2図(A)の V_{ref1} 及び V_{ref2} に相当する）を簡易に切り換えることができる。

またこの場合においても、磁気テープの種類等

に応じて、さらには確からしさのデータ Δk 、当該ビデオテープレコーダの動作モード等に応じて、検出するビット数、そのパターンを切り換えるようにも良い。

(6) さらに上述の第2の実施例においては、再生データ D_{rev} 及び D_{res} の比較結果に基づいて、再生データ D_{rev} 及び D_{res} を切り換えて出力する場合に、アナログデジタル変換回路24から出力される所定ビットの変化を検出する復号回路を適用する場合について述べたが、本発明はこれに限らず、例えば第3～第5の実施例に、この復号回路を適用するようにも良い。

(7) さらに上述の実施例においては、ファーガソンのアルゴリズムを適用したビタビ復号回路28、30を用いて入力データ y_k 、 y_{k+1} 、……を復号する場合について述べたが、本発明はこれに限らず、種々のビタビ復号回路を広く適用することができる。

この場合第3の実施例においては、(4)～(9)式について上述した確からしさのデータ Δk

の代わりに、次式

$$\Delta k = | f_{x(i)} - f_{x(i-1)} | \dots \dots (10)$$

で表される確からしさのデータ Δk を用いるようにすればよい。

すなわち第29図に示すように、一般のビタビ復号回路においては、順次連続するデータの1つについて復号結果を得る場合、データ d_x に至までの確からしさを、1つ前の値1のデータから遷移する場合と1つ前の値-1のデータから遷移する場合とに分け、その確からしさの大きい方の遷移を検出して、復号データを得るようになされている。

従つて、この1つ前の値1のデータから遷移する場合の確からしさを表す $f_{x(i)}$ と、1つ前の値-1のデータから遷移する場合の確からしさを表す $f_{x(i-1)}$ との差で表される(10)式の確からしさのデータ Δk を用いるようにしても、ファーガソンのアルゴリズムを適用したビタビ復号回路28、30を用いる場合と同様に、ビット誤

りを低減することができる。

(8) さらに上述の実施例においては、それぞれ再生データ D_{rev} 及び D_{res} の比較結果、確からしさのデータ Δk 、当該ビデオテープレコーダの動作モード、再生信号 S_{rx} の信号レベルに基づいて、再生データ D_{rev} 及び D_{res} を切り換えて出力する場合について述べたが、本発明はこれに限らず、これらを組み合わせて例えば再生データ D_{rev} 及び D_{res} の比較結果と確からしさのデータ Δk に基づいて、再生データ D_{rev} 及び D_{res} を切り換えて出力するようにも良い。

(9) さらに上述の実施例においては、デジタルビデオ信号を記録再生する場合について述べたが、本発明はこれに限らず、種々のデジタル信号を再生する場合に広く適用することができる。

(10) さらに上述の実施例においては、磁気テープに記録したデータを再生する場合について述べたが、本発明は磁気テープに限らず、磁気記録媒体を利用した磁気再生装置に広く適用することができる。

H発明の効果

上述のように第1の発明によれば、ビタビ復号回路の再生データと、再生信号の信号レベルに基づいて再生信号を復号する復号回路の再生データとを切り換えて出力することにより、ビット誤りを有効に低減し得る磁気再生装置を得ることができる。

このとき第2から第5の発明によれば、それぞれ再生データの比較結果、確からしさのデータ、動作モード及び再生信号の信号レベルに基づいて切り換えることにより、ビット誤りを低減した磁気再生装置を得ることができる。

さらに第6の発明によれば、アナログデジタル変換回路からビタビ復号回路に出力されるデータの所定ビットの変化を検出することにより、再生信号の信号レベルに基づいて簡易に再生データを得ることができる。

4. 図面の簡単な説明



第1図は本発明の一実施例によるビデオテープ

レコーダを示すプロック図、第2図はその動作の説明に供する信号波形図、第3図はプリコード回路を示すプロック図、第4図は磁気記録再生系の周波数特性を示す特性曲線図、第5図はクラスIVのバーシャルレスポンス方式の説明に供する特性曲線図、第6図はプリコードデータを示す略線図、第7図は演算処理回路を示すプロック図、第8図及び第9図は演算処理回路の動作の説明に供する図表、第10図及び第11図は磁気記録再生系の等価回路を示すプロック図、第12図はビタビ復号回路を示すプロック図、第13図～第18図はその動作の説明に供する図表、第19図は復号回路を示すプロック図、第20図はその切換回路を示すプロック図、第21図はその動作の説明に供する信号波形図、第22図は第2の実施例を示すプロック図、第23図はその動作の説明に供する図表、第24図は第3の実施例を示すプロック図、第25図は第4の実施例を示すプロック図、第26図及び第27図はその動作の説明に供する信号波形図、第28図は第5の実施例を示すプロック


図、第29図はその動作の説明に供する略線図である。

1 ……ビデオテープレコーダ、8 ……プリコード回路、14 ……磁気テープ、20 ……演算処理回路、24 ……アナログデジタル変換回路、28、30 ……ビタビ復号回路、50 ……復号回路、56 ……切換回路。

代理人 田辺恵基




プリコード回路
第3図





ビデオテープレコータ

第1図




データの構成

第6図

記録再生の特性
第4図\$I-D^2\$ の低波数特性
第5図

演算処理回路

第7図





磁気記録再生系の等価回路

第10図


| プリコードデータ D _{PR} | b _{n-2} | b _{n-1} | b _n | b _{n+1} | b _{n+2} | b _{n+3} |
|-----------------------------|-------------------|-------------------|-------------------|-------------------|------------------|-------------------|
| D ² | b _{n-4} | b _{n-3} | b _{n-2} | b _{n-1} | b _n | b _{n+1} |
| 出力信号 S _F | b _{n-2} | b _{n-1} | b _n | b _{n+1} | b _{n+2} | b _{n+3} |
| | -b _{n-4} | -b _{n-3} | -b _{n-2} | -b _{n-1} | -b _n | -b _{n+1} |

演算処理
第 8 図

| プリコードデータ D _{PR} | b _{n-2} | b _n | b _{n+2} | b _{n+4} |
|-----------------------------|-------------------|-------------------|------------------|-------------------|
| D | b _{n-4} | b _{n-2} | b _n | b _{n+2} |
| 出力信号 S _F | b _{n-2} | b _n | b _{n+2} | b _{n+4} |
| | -b _{n-4} | -b _{n-2} | -b _n | -b _{n+2} |

偶数系列のみの処理
第 9 図ビタビ模号回路の動作
第 13 図偶数系列、奇数系列に分割して
場合の等価回路


第 11 図



28(30)

ビタビ模号回路




第 12 図



| 入力データ y_k | 1.8 | -2.0 | 1.2 | -0.3 |
|-------------------------|-----|------|-----|------|
| 確がらしさのデータ ΔK | 0.8 | -1.0 | 0.2 | 0.2 |
| 予測入力値 D_3 | -1 | 1 | -1 | 0 |


確がらしさのデータと
予測入力値の関係

第 14 図

予測入力値 1
の場合の遷移
第 15 図予測入力値 -1
の場合の遷移
第 16 図予測入力値 0
の場合の遷移
第 17 図


信号回路


第 19 図




フレリコードデータの遷移

第 18 図





第 2 の実施例
第 22 図



第 20 図


信号波形
第 21 図

| 出力信号 S_F の信号レベル | 出力データ D_{PBB} の値 | 再生データ D_{PBB} |
|----------------------|---|-----------------|
| | D_{PBB} | |
| 最大 | 0 1 1 1 1 1 1 | 1 |
| 0 | 0 1 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 ! 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 1 1 1 | 0 |
| 最小 | 1 0 0 0 0 0 0 | 1 |

第 23 図
出力データ D_{PBB} の処理第 4 の実施例
第 25 図第 3 の実施例
第 24 図再生信号の変化
第 26 図


再生データの切换

第 27 図



トレリス線図

第 29 図



第 5 の 実 施 例

第 28 図